Q41.
CPLD 和FPGA 的特性下列何者是錯誤的？
儀表電子 · 甲級 · 數位系統 · Q41
難易度分析
2 / 5
題目僅考核對CPLD／FPGA設計方式與硬體特性的基礎認知，無需進一步推導或計算，屬於易於掌握的題型。
正確答案：④具有燒錄並列EEPROM 的功能
④ 具有燒錄並列EEPROM 的功能:CPLD 與 FPGA 本身為可程式化邏輯元件，不具備燒錄平行 EEPROM 的功能；其配置資料通常燒錄至外部 Flash/EEPROM 或由內建 SRAM 載入，此功能屬於燒錄器而非 CPLD/FPGA 本身。
錯誤選項解析
- ① 可用VHDL 語言設計:VHDL（Very High Speed Integrated Circuit Hardware Description Language）是 CPLD 與 FPGA 最常用的硬體描述語言之一，支援行為層、RTL 層與閘層級的設計，為業界標準設計方法。
- ② 可用繪電路圖法設計:電路圖輸入法（Schematic Entry）是 CPLD/FPGA 的傳統設計方式，透過圖形化介面繪製邏輯閘與功能區塊，適合小型電路或初學者使用。
- ③ 可用波形法設計:波形設計法（Waveform Design Entry）允許設計者以時序波形定義輸入輸出關係，EDA 工具會自動合成對應的邏輯電路，適用於簡單時序電路的快速開發。
Learning Tip
"本題核心考點為 CPLD/FPGA 的設計方法與硬體特性。常考陷阱在於混淆「設計工具的功能」與「晶片本身的功能」——VHDL、電路圖、波形法皆為 EDA 軟體提供的設計輸入方式，而燒錄 EEPROM 是外部燒錄器的工作。需留意 CPLD 採用 Flash/EEPROM 製程（掉電不流失），FPGA 多採用 SRAM 製程（需外部配置晶片），兩者在架構與應用場景上有顯著差異。"
學員答題分佈
①可用VHDL 語言設計0%
②可用繪電路圖法設計0%
③可用波形法設計0%
④具有燒錄並列EEPROM 的功能0%
此答題分佈是根據學員在 LongePass 模擬考等實際作答紀錄計算而成。與考友分享這道歷屆試題與詳細解析！