Q21.
在DDR3 SDRAM 的記憶體電路設計時，應注意下列哪些事項？
儀表電子 · 乙級 · 識圖與製圖 · Q21
難易度分析
4 / 5
本題涉及多項高速電路設計的專業準則，且採複選形式，要求對不同電磁干擾預防措施有精確的辨析能力，增加了判定的複雜度。
正確答案 (複選)：①, ②, ③
- ① IC 電源接腳應佈置高頻濾波電容:DDR3 SDRAM 運作於高頻狀態，IC 電源接腳附近佈置高頻濾波電容（去耦電容）可有效抑制電源噪聲與瞬態電流波動，確保訊號完整性。
- ② 佈線長度不得與訊號波長成整數倍關係以避免諧振:佈線長度若與訊號波長成整數倍關係會產生駐波諧振現象，導致訊號反射與干擾，因此高速訊號線需避免此諧振條件。
- ③ 插入地線於兩平行線間避免串音干擾:在兩條平行訊號線之間插入地線（Guard Trace）可提供電磁屏蔽效果，有效降低串音干擾（Crosstalk），是高速 PCB 設計的常見手法。
錯誤選項解析
- ④ 讓地線自成迴圈以便利接地:地線形成閉合迴圈會產生接地環路（Ground Loop），容易耦合外部電磁干擾並引入噪聲，正確做法應採單點接地或星狀接地以避免環路天線效應。
Learning Tip
"本題核心考點為高速 PCB 設計原則與訊號完整性。常見陷阱在於混淆「地線屏蔽」與「接地環路」的概念：插入地線於平行線間用於防串音是正確的，但地線自身不可形成閉合迴路。此外，去耦電容佈局應盡量靠近 IC 電源接腳，阻抗匹配與等長佈線亦是 DDR3 設計的重點。"
學員答題分佈
①IC 電源接腳應佈置高頻濾波電容0%
②佈線長度不得與訊號波長成整數倍關係以避免諧振0%
③插入地線於兩平行線間避免串音干擾0%
④讓地線自成迴圈以便利接地0%
此答題分佈是根據學員在 LongePass 模擬考等實際作答紀錄計算而成。與考友分享這道歷屆試題與詳細解析！