Q36.
肖特基電晶體是將肖特基二極體置於下列何種接面？
儀表電子 · 乙級 · 零組件知識 · Q36
難易度分析
2 / 5
本題屬於對元件結構定義的精確記憶考查。考生需能區分不同類型的電晶體及其內部接面名稱，並能正確辨識特定元件的配置位置，不涉及複雜的邏輯推演。
正確答案：③BJT 的BC 間
③ BJT 的BC 間:肖特基電晶體 是將 肖特基二極體 並聯於 BJT 的 BC（基極-集極）接面，利用肖特基二極體的 低順向壓降（約 0.3V） 特性，在 BJT 進入飽和前將多餘基極電流分流，從而 防止電晶體進入深度飽和，大幅提升 切換速度。
錯誤選項解析
- ① JFET 的GS 間:JFET 的 GS（閘極-源極）間 並非肖特基電晶體的結構位置。JFET 屬於場效電晶體，其工作原理依賴 通道調變，與肖特基二極體的箝位應用無關。
- ② JFET 的GD 間:JFET 的 GD（閘極-汲極）間 同樣不適用於肖特基電晶體架構。肖特基電晶體是針對 雙載子電晶體（BJT） 的飽和改善設計，與 JFET 無關。
- ④ BJT 的BE 間:BJT 的 BE（基極-射極）間 並非肖特基二極體的放置位置。BE 接面本身即為順向偏置的 PN 接面（壓降約 0.7V），若在此處並聯肖特基二極體會干擾正常的 偏壓操作，無法達到防止飽和的目的。
Learning Tip
"本題核心考點為 肖特基電晶體的結構原理。常見陷阱是混淆 BJT 與 JFET 的應用場景，或誤記肖特基二極體接在 BE 間。切記：肖特基二極體接在 BC 間 的目的是 箝位防飽和，此設計廣泛應用於 TTL 邏輯電路 與 高速切換電路 中，是儀表電子檢定中 半導體元件 單元的高頻考點。"
學員答題分佈
①JFET 的GS 間0%
②JFET 的GD 間0%
③BJT 的BC 間0%
④BJT 的BE 間0%
此答題分佈是根據學員在 LongePass 模擬考等實際作答紀錄計算而成。與考友分享這道歷屆試題與詳細解析！