Q200.
若將全加器的和，用3 對8 解碼器來組成電路，下列敘述何者正確？
視聽電子 · 甲級 · 無線電學 · Q200
難易度分析
4 / 5
本題採複選題型設計，要求應考人須對所有選項進行獨立邏輯檢核，驗證成本與認知負荷顯著提升。考題結構將基礎概念拆解為雙向推演路徑，並刻意將相似功能的邏輯閘元件與輸出極性進行交叉排列，形成強烈的思維誘惑。作答時需具備嚴謹的邏輯判斷框架，避免因單一路徑的慣性思考而陷入設計好的互斥陷阱，整體結構性難度屬中高階段。
正確答案 (複選)：①, ④
- ① 將高態輸出之Y 1、Y 2、Y4、Y7 接4 輸入之或閘即完成電路組合:全加器的和(Sum) 之布林函數為三變數互斥或(XOR)，其最小項(minterm) 為 m1、m2、m4、m7。使用3對8解碼器時，對應之高態輸出端 Y1、Y2、Y4、Y7 恰好代表此四個最小項，將此四端接入4輸入或閘(OR gate) 即可實現 Σm(1,2,4,7)，完成 Sum 之電路組合。
- ④ 將低態輸出之Y0、Y 3、Y 5、Y 6 接4 輸入之及閘即完成電路之組合:低態輸出之 Y0、Y3、Y5、Y6 為主動低(Active-Low) 訊號，代表 Sum=0 之情況。依據狄摩根定理(De Morgan's theorem)，將四個低態有效訊號接入及閘(AND gate) 等效於對 Y0'、Y3'、Y5'、Y6' 進行NOR 運算，即 (Y0'+Y3'+Y5'+Y6')' = Y1·Y2·Y4·Y7 之反相，恰可還原 Sum = Σm(1,2,4,7)，故此接法正確。
錯誤選項解析
- ② 將高態輸出之Y1、Y 2、Y 4、Y 7 接4 輸入之及閘即完成電路組合:將高態輸出之 Y1、Y2、Y4、Y7 接入及閘(AND gate) 無法實現 Sum 函數。及閘僅在所有輸入同時為高時才輸出高，此會產生 Y1·Y2·Y4·Y7 之乘積項，而非所需的和項(Sum of minterms)，正確做法應使用或閘進行邏輯加法運算。
- ③ 將低態輸出之Y 0、Y 3、Y 5、Y 6 接4 輸入之或閘即完成電路之組合:低態輸出之 Y0、Y3、Y5、Y6 對應的是 Sum=0 之最小項（即 Sum 的補集）。若將此四端接入或閘，得到的是 Σm(0,3,5,6)，此為 Sum 的反相輸出(Sum')，而非原始 Sum 函數，故此接法錯誤。
Learning Tip
"本題核心考點為全加器Sum之最小項展開與解碼器實作組合邏輯之原理。3對8解碼器可產生所有三變數最小項，實作時需區分主動高(Active-High) 與主動低(Active-Low) 輸出端之接法差異：高態輸出接或閘取 Σm(1,2,4,7)，低態輸出則需接及閘利用狄摩根定理等效實現。常見陷阱為混淆或閘與及閘之使用時機，以及誤將補集最小項(Y0,Y3,Y5,Y6)當作正向函數輸出。"
學員答題分佈
①將高態輸出之Y 1、Y 2、Y4、Y7 接4 輸入之或閘即完成電路組合0%
②將高態輸出之Y1、Y 2、Y 4、Y 7 接4 輸入之及閘即完成電路組合0%
③將低態輸出之Y 0、Y 3、Y 5、Y 6 接4 輸入之或閘即完成電路之組合0%
④將低態輸出之Y0、Y 3、Y 5、Y 6 接4 輸入之及閘即完成電路之組合0%
此答題分佈是根據學員在 LongePass 模擬考等實際作答紀錄計算而成。與考友分享這道歷屆試題與詳細解析！