如下圖電路所示，為一個4 位元的加/減法器電路，下列敘述何者正確？

視聽電子 · 甲級 · 無線電學 · Q280

電路可由編號7483 與7486 兩顆IC 來完成

當M=0、C O=1 時，為一個執行A3A 2A 1A 0 + B3B2B 1B 0 的加法器電路

M=1、C O=1 時，為一個執行A 3A 2A 1A 0−B 3B2B 1B0 的減法器電路

當將C 4 連接至C O，且M=1 時，為一個執行A3A 2A 1A 0−B 3B 2B1B 0 的減法器電路

4 / 5

此題屬複選題型，需對所有選項進行真偽判別，增加了解題的認知負荷。題目結合電路圖與特定積體電路型號，要求具備圖文轉換與硬體邏輯整合能力。各選項針對初始進位狀態與電路連接方式設計了具干擾性的概念陷阱，考生必須精準區分加法控制、減法機制與級聯架構的差異，無法僅憑部分知識推斷，故結構性難度屬於中高層次。

① 電路可由編號7483 與7486 兩顆IC 來完成:7483 為 4 位元全加器 IC，7486 為 XOR 閘 IC，兩者搭配控制訊號 M 即可實現加/減法運算，此為數位邏輯設計中常見的架構。
③ M=1、C O=1 時，為一個執行A 3A 2A 1A 0−B 3B2B 1B0 的減法器電路:當 M=1 時，XOR 閘將 B 輸入反相（得到 1 的補數），同時 C₀=1 作為最低位元進位，完成 2 的補數減法運算 A−B。

② 當M=0、C O=1 時，為一個執行A3A 2A 1A 0 + B3B2B 1B 0 的加法器電路:當 M=0 時，XOR 閘不反相 B 輸入，此時應為 C₀=0 才執行加法運算；若 C₀=1 會產生額外進位，導致結果錯誤。
④ 當將C 4 連接至C O，且M=1 時，為一個執行A3A 2A 1A 0−B 3B 2B1B 0 的減法器電路:將 C₄ 連接至 C₀ 會形成迴饋路徑，此做法用於級聯擴充而非減法控制；減法仍需依賴 M=1 控制 XOR 反相與 C₀=1 配合。

"此類題型常考 2 的補數減法原理：減法需透過 XOR 閘將 B 反相（1 的補數），再將 C₀ 設為 1 完成加 1 動作。易混淆點在於 M=0 時 C₀ 應為 0（純加法），M=1 時 C₀ 應為 1（減法），務必釐清控制訊號與進位輸入的對應關係。"

①電路可由編號7483 與7486 兩顆IC 來完成0%

②當M=0、C O=1 時，為一個執行A3A 2A 1A 0 + B3B2B 1B 0 的加法器電路0%

③M=1、C O=1 時，為一個執行A 3A 2A 1A 0−B 3B2B 1B0 的減法器電路0%

④當將C 4 連接至C O，且M=1 時，為一個執行A3A 2A 1A 0−B 3B 2B1B 0 的減法器電路0%

此答題分佈是根據學員在 LongePass 模擬考等實際作答紀錄計算而成。與考友分享這道歷屆試題與詳細解析！