Q68.
下列哪些CMOS(Complementary Metal Oxide Semiconductor)邏輯族的電氣特性敘述正確(註:工作電壓為Vdd)？
儀表電子 · 甲級 · 數位系統 · Q68
難易度分析
3 / 5
考題聚焦於 CMOS 的輸入/輸出閘極閾值與工作電壓對開關行為的影響。需能辨別正確與錯誤說法，並把握多重選擇的判斷標準。
正確答案 (複選)：②, ④
- ② 輸入電壓>0.7Vdd 為邏輯1(High):CMOS 邏輯族的輸入高準位閾值（VIH）規範為 ≥ 0.7Vdd，當輸入電壓高於此值時即被識別為邏輯 1（High），此為 CMOS 標準電氣特性之一。
- ④ 準位切換時的充電速度受工作電壓Vdd 的影響，若Vd d 愈大，則其充電速度愈快:CMOS 閘極在準位切換時需對負載電容進行充放電，Vdd 越大則驅動電流（Ids）越大，RC 充電時間常數縮短，因此切換速度（Propagation Delay）越快。
錯誤選項解析
- ① 雜訊免疫力=0.4V dd:雜訊免疫力（Noise Margin）的計算方式並非固定為 0.4Vdd。標準 CMOS 的雜訊邊際通常約為 0.3Vdd（或 Vdd/3），其值取決於輸出準位與輸入準位閾值的差值，而非題目所述數值。
- ③ 輸出電壓<0.2Vd d 為邏輯0(Low):CMOS 的輸出低準位（VOL）通常遠低於 0.2Vdd，理想狀態下接近 0V。而輸入低準位閾值（VIL）的規範約為 < 0.3Vdd，題目將兩者混淆且數值不正確。
Learning Tip
"CMOS 邏輯族的核心考點在於掌握輸入/輸出準位閾值（VIH、VIL、VOH、VOL）的定義與數值關係，以及雜訊邊際（Noise Margin）= |VOH - VIH| 或 |VIL - VOL| 的計算方式。常考陷阱包括將輸入準位與輸出準位混淆，以及誤記雜訊免疫力比例。實務上 CMOS 因具有高雜訊免疫力與低靜態功耗特性，廣泛應用於數位 IC 設計，需特別注意未使用輸入端不可懸空，以免受雜訊干擾導致誤動作。"
學員答題分佈
①雜訊免疫力=0.4V dd0%
②輸入電壓>0.7Vdd 為邏輯1(High)0%
③輸出電壓<0.2Vd d 為邏輯0(Low)0%
④準位切換時的充電速度受工作電壓Vdd 的影響，若Vd d 愈大，則其充電速度愈快0%
此答題分佈是根據學員在 LongePass 模擬考等實際作答紀錄計算而成。與考友分享這道歷屆試題與詳細解析！
相似類型題目
使用數位IC 時，在考慮介面間的處理，若以電壓為主的邏輯準位考量，下列哪些敘述正確？
下列哪些TTL(Transistor-Transistor-Logic)邏輯族的電氣特性敘述正確？
CMOS IC 在下列哪一個電源電壓工作時，傳遞延遲時間最短？
CMOS IC 比TTL IC 具有較佳的特性中，包括下列哪些？
如下圖電路所示，已知所有的反及閘均使用開路集極的IC 來設計，其中電源電壓Vcc 的變化範圍在4.5V 至5.5V 之間，又V OL 與V OH 分別為0.5V 與2.5V，I OL 與IOH 分別為8mA 與100μA，IIL 與II H 分別為–0.5mA與50μA，請問使用下列多少歐姆的電阻可以使電路的邏輯正常運作？