Q67.
下列哪些TTL(Transistor-Transistor-Logic)邏輯族的電氣特性敘述正確？
儀表電子 · 甲級 · 數位系統 · Q67
難易度分析
4 / 5
本題要求判斷多項 TTL 電氣特性的正確敘述。題目涵蓋輸出閾值、輸入閾值、噪聲邊際與浮接行為，並以多選方式呈現，因而需要較深層的專業理解與細節辨識。
正確答案 (複選)：②, ③, ④
- ② 輸出電壓>2.4V 為邏輯1(High):標準 TTL 邏輯族的輸出高態電壓規格為 V_OH(min) = 2.4V，即輸出電壓大於 2.4V 時被認定為邏輯1（High），此為 TTL 電氣特性的基本規範。
- ③ 輸入電壓＜0.8V為邏輯0(Low):標準 TTL 邏輯族的輸入低態電壓門檻為 V_IL(max) = 0.8V，即輸入電壓低於 0.8V 時被認定為邏輯0（Low），此為 TTL 接收端判別低態的標準依據。
- ④ OR 閘與NOR 閘，輸入端「浮接」被視為「邏輯1(High)」:TTL 電路的輸入端採用多射極電晶體結構，當輸入端浮接（Floating）時，內部電流流向會使該端自然偏向高電位，因此被視為邏輯1（High）；此特性在 OR 閘與 NOR 閘中同樣成立，實務上應避免浮接以防止干擾。
錯誤選項解析
- ① 雜訊免疫力≤0.8V:雜訊免疫力（Noise Margin）的計算方式為輸出與輸入電壓門檻值之差值，標準TTL的高態雜訊邊際約為 V_OH(min) - V_IH(min) = 2.4V - 2.0V = 0.4V，低態約為 V_IL(max) - V_OL(max) = 0.8V - 0.4V = 0.4V，故「≤0.8V」的敘述方式不正確且混淆了輸入門檻值與雜訊邊際的定義。
Learning Tip
"此類題型常考 TTL 電壓規格（V_OH、V_OL、V_IH、V_IL）與雜訊邊際計算，考生易將「輸入門檻值」與「雜訊免疫力」混淆。切記：V_IL(max)=0.8V 是低態輸入上限，V_IH(min)=2.0V 是高態輸入下限，V_OH(min)=2.4V 是高態輸出下限，V_OL(max)=0.4V 是低態輸出上限。另外，TTL 浮接視為 High 是重要實務特性，但設計電路時不建議讓輸入端懸空，應接上拉或下拉電阻以確保穩定性。"
學員答題分佈
①雜訊免疫力≤0.8V0%
②輸出電壓>2.4V 為邏輯1(High)0%
③輸入電壓＜0.8V為邏輯0(Low)0%
④OR 閘與NOR 閘，輸入端「浮接」被視為「邏輯1(High)」0%
此答題分佈是根據學員在 LongePass 模擬考等實際作答紀錄計算而成。與考友分享這道歷屆試題與詳細解析！
相似類型題目
使用數位IC 時，在考慮介面間的處理，若以電壓為主的邏輯準位考量，下列哪些敘述正確？
下列哪些CMOS(Complementary Metal Oxide Semiconductor)邏輯族的電氣特性敘述正確(註:工作電壓為Vdd)？
如下圖電路所示，已知所有的反及閘均使用開路集極的IC 來設計，其中電源電壓Vcc 的變化範圍在4.5V 至5.5V 之間，又V OL 與V OH 分別為0.5V 與2.5V，I OL 與IOH 分別為8mA 與100μA，IIL 與II H 分別為–0.5mA與50μA，請問使用下列多少歐姆的電阻可以使電路的邏輯正常運作？
SN74LS04 的輸入與輸出短路時，會產生何種現象？
如下圖電路所示，設二極體之順向電阻為300Ω，切入電壓(cut in)為0.6V，邏輯"0"為0V，邏輯"1"為+5V。當輸入端A 為"0"，B 為"1"時，則輸出端F 之電壓應為何？