LONGEPASS
數位電子/數位系統設計/Q99
中等
正確率 -
Q99.

有關下列程式,下列敘述何者正確?數位電子 甲級 數位系統設計 第 99 題 題目 圖片

數位電子 · 甲級 · 數位系統設計 · Q99

難易度分析

3 / 5

此題需熟悉多工器結構與 Verilog 行為描述,辨別輸入輸出端與選擇線的角色,並判斷 case 敘述對輸出的影響;選項中設有常見的混淆點,故需仔細分析。

正確答案 (複選):①, ②

  • ① 這是一個4 對1 多工器的Verilog HDL 程式:該 Verilog HDL 程式實現了 4對1多工器(4-to-1 Multiplexer) 的功能,透過選擇線控制四組輸入資料的導通與輸出,符合多工器的標準設計架構。
  • ② 這程式使用case 敘述描述法:程式採用 case 敘述 進行行為層級描述,根據選擇線的不同組合狀態,對應輸出不同的輸入資料,這是 Verilog HDL 中描述多工器的常見寫法。

錯誤選項解析

  • ③ A、B、C、D 必須依序產生變化:A、B、C、D 為多工器的 資料輸入端,其變化無需依序產生;多工器的輸出僅由 選擇線 S1、S0 的狀態 決定導通哪一路輸入,與輸入信號的變化順序無關。
  • ④ S1, S0 是資料選擇線,為輸出端:S1、S0 確實是 資料選擇線,但它們屬於 輸入端 而非輸出端;多工器的輸出端為單一導出的資料信號 Y(或類似命名),選擇線用於控制輸入通道的切換。
Learning Tip

"此類題型常考 Verilog HDL 行為描述語法 與 多工器架構 的對應關係。需特別注意 case 敘述 與 if-else 敘述 在合成後的電路差異,以及 選擇線為輸入、資料輸出為單一信號 的基本觀念,避免將控制信號與資料信號的角色混淆。"

學員答題分佈

①這是一個4 對1 多工器的Verilog HDL 程式0%
②這程式使用case 敘述描述法0%
③A、B、C、D 必須依序產生變化0%
④S1, S0 是資料選擇線,為輸出端0%

此答題分佈是根據學員在 LongePass 模擬考等實際作答紀錄計算而成。與考友分享這道歷屆試題與詳細解析!

相似類型題目