Q205.
有關CMOS 邏輯閘的敘述，下列何者錯誤？
視聽電子 · 乙級 · 電子學 · Q205
難易度分析
4 / 5
本題屬於複選題型，需同時判斷多個選項的真偽。內容涵蓋 CMOS 與 TTL 在功耗、延遲時間、電源配置及輸入阻抗特性上的差異，考生必須對數位邏輯電路的基本特性有精確的掌握，才能避免在多個選項中產生混淆。
正確答案 (複選)：②, ③
- ② 其傳播延遲比 TTL 者小:CMOS 的傳播延遲通常比 TTL 大而非較小，因為 CMOS 的輸入電容較大且驅動能力受限，此敘述錯誤。
- ③ 需正負兩種外加電源，才能工作:CMOS 邏輯閘只需單一正電源（如 VDD）即可工作，不需要正負兩種電源，此敘述錯誤。
錯誤選項解析
- ① 靜態功率消耗非常小:CMOS 採用互補式 NMOS 與 PMOS 配對設計，在靜態狀態下幾乎無直流電流流通，因此靜態功率消耗極低，此敘述正確。
- ④ 不用的輸入端，應接到VSS 或VDD，不可空接:CMOS 輸入阻抗極高，若輸入端空接易受雜訊干擾導致誤動作或額外功耗，因此未使用的輸入端必須接至 VDD 或 VSS，此敘述正確。
Learning Tip
"本題考CMOS 與 TTL 特性比較的常考陷阱。注意 CMOS 的優點是低功耗與高雜訊容忍度，但缺點是傳播延遲較大且輸入端不可空接。另外，CMOS 只需單一電源即可運作，勿與運算放大器需雙電源的概念混淆。"
學員答題分佈
①靜態功率消耗非常小0%
②其傳播延遲比 TTL 者小0%
③需正負兩種外加電源，才能工作0%
④不用的輸入端，應接到VSS 或VDD，不可空接0%
此答題分佈是根據學員在 LongePass 模擬考等實際作答紀錄計算而成。與考友分享這道歷屆試題與詳細解析！