Q251.
關於CMOS 數位IC，下列敘述何者正確？
視聽電子 · 乙級 · 電子學 · Q251
難易度分析
4 / 5
此題為複選題型，要求考生必須對 CMOS 與 TTL 技術的各項電氣特性進行精確的辨析。題目內容涉及靜態功耗、切換速度、抗雜訊能力及輸入端阻抗對電路穩定性的影響，考生需同時具備元件結構原理與邏輯電位判斷的綜合知識，且須能區分不同技術間的優劣對比，判斷門檻較高。
正確答案 (複選)：①, ③, ④
- ① 靜態功率消耗較少:CMOS 採用互補式 PMOS 與 NMOS 配對架構，在靜態（非切換）狀態下，兩顆 MOSFET 必有一顆處於截止狀態，因此幾乎沒有從 VDD 到 GND 的直流路徑，靜態功率消耗 極低（通常在奈瓦等級）。
- ③ CMOS 之雜訊邊限較TTL 為佳:CMOS 的邏輯準位擺幅接近完整的電源電壓範圍（高準位約為 VDD，低準位約為 0V），其雜訊邊限約為電源電壓的 45%，遠優於 TTL 的固定電壓邊限（約 0.4V），因此抗雜訊能力更佳。
- ④ CMOS 輸入腳空接時可能引起錯誤動作:CMOS 的輸入阻抗極高（可達 10¹² Ω 以上），若輸入腳位空接（浮接），極易感應外界電磁干擾或靜電，導致閘極電壓處於不確定狀態而引發錯誤切換，甚至可能因同時導通上下兩顆 MOSFET 而產生過大電流損壞元件。實務上未使用的 CMOS 輸入腳必須接至 VDD 或 GND。
錯誤選項解析
- ② CMOS 之工作頻率較TTL 為高:傳統 CMOS 的工作頻率與傳播延遲實際上低於 TTL，因為 CMOS 的閘極電容充放電需要時間，限制了其最高操作頻率；TTL 採用雙載子電晶體，切換速度較快。此敘述將兩者特性顛倒。
Learning Tip
"本題核心考點為 CMOS 與 TTL 的特性比較。常考陷阱包括：① 誤以為 CMOS 速度比 TTL 快（實際上傳統 TTL 較快，但現代 CMOS 製程已大幅改善）；② 忽略 CMOS 浮接輸入 的危險性，實務上不僅會造成邏輯錯誤，更可能因貫穿電流導致 IC 過熱損毀；③ CMOS 的動態功率消耗（P = C·V²·f）會隨頻率升高而增加，與靜態低功耗特性截然不同，考試時需仔細辨別「靜態」與「動態」的用詞差異。"
學員答題分佈
①靜態功率消耗較少0%
②CMOS 之工作頻率較TTL 為高0%
③CMOS 之雜訊邊限較TTL 為佳0%
④CMOS 輸入腳空接時可能引起錯誤動作0%
此答題分佈是根據學員在 LongePass 模擬考等實際作答紀錄計算而成。與考友分享這道歷屆試題與詳細解析！