Q105.
使用SR 正反器，要讓輸出端Qn→Qn+1 維持0→0 的狀態，則輸入端的S 與R 須設定為
數位電子 · 乙級 · 數位邏輯設計 · Q105
難易度分析
3 / 5
此題屬於多項選擇題，要求考生必須完整辨識出能使輸出維持為低電位（0）的所有邏輯組合。除了理解狀態保持的邏輯外，還需具備辨識強制重置邏輯的能力，並同時排除不符合邏輯或屬於非法狀態的選項，對於邏輯判斷的完整性有較高要求。
正確答案 (複選)：①, ②
- ① S=0，R=0:S=0，R=0 為 SR 正反器的保持（No Change）狀態，當輸入皆為低電位時，輸出會維持在前一個狀態，因此若 Qn=0，則 Qn+1 仍為 0。
- ② S=0，R=1:S=0，R=1 為 SR 正反器的重置（Reset）狀態，R 輸入為高電位會強制將輸出 Q 清除為 0，故可實現 0→0 的狀態轉換。
錯誤選項解析
- ③ S=1，R=0:S=1，R=0 為 SR 正反器的設定（Set）狀態，此輸入組合會強制輸出 Q 變為 1，無法維持 0→0 的狀態，正確應為 S=0 的條件。
- ④ S=1，R=1:S=1，R=1 為 SR 正反器的禁止（Invalid）狀態，此時兩個輸出端 Q 與 Q' 會同時為 0，破壞互補關係，且當輸入同時回到 0 時會產生競態條件（Race Condition），屬於設計上必須避免的情況。
Learning Tip
"本題考點為 SR 正反器的特性表（Characteristic Table）。需特別注意：要維持 Qn→Qn+1 = 0→0 有兩種輸入組合可行——保持狀態（S=0, R=0） 與 重置狀態（S=0, R=1）。常見陷阱是只直覺選重置而遺漏保持狀態。另外，S=1, R=1 為非法狀態，在 JK 正反器中已透過反饋設計解決此問題，實務設計上多採用 JK 或 D 型正反器以避免不確定狀態。"
學員答題分佈
①S=0，R=00%
②S=0，R=10%
③S=1，R=00%
④S=1，R=10%
此答題分佈是根據學員在 LongePass 模擬考等實際作答紀錄計算而成。與考友分享這道歷屆試題與詳細解析！