Q203.
半加法器是將兩個二進位數相加，若輸入為A、B，總和為S(Sum)，進位為C(Carry)，則下列敘述，何者正確？
電腦硬體裝修 · 乙級 · 儀表、軟體及一般工具 · Q203
難易度分析
3 / 5
此題屬於複選題型，要求考生同時掌握邏輯運算式的正確配對以及電路模組間的組合邏輯。除了需辨識基礎邏輯閘與加法器輸出之間的關係外，還須具備將基本電路單元組合為進階電路（如全加法器）的架構理解能力，任何單一知識點的混淆都會導致答題錯誤。
正確答案 (複選)：③, ④
- ③ 兩個半加法器及一個或閘(2 Input OR Gate)可組成一個全加法器:全加法器（Full Adder） 確實可由兩個半加法器與一個 或閘（OR Gate） 組合而成。第一個半加法器處理 A 與 B 的相加，第二個半加法器將結果與低位進位 Cin 相加，兩個半加法器的進位輸出再經 OR 閘產生最終進位。
- ④ 一個互斥或閘(2 Input XOR Gate)及一個及閘(2 Input AND Gate)可組成一個半加法器:半加法器（Half Adder） 的基本電路架構即由一個 互斥或閘（XOR Gate） 產生總和輸出 S，以及一個 及閘（AND Gate） 產生進位輸出 C。此為數位邏輯設計中最基礎的加法電路單元。
錯誤選項解析
- ① C=A⊕B:進位輸出 C 的正確邏輯應為 C = A·B（AND 運算），而非 A⊕B。當兩個輸入皆為 1 時才會產生進位，故應使用 及閘（AND Gate） 而非互斥或閘。
- ② S=AB:總和輸出 S 的正確邏輯應為 S = A⊕B（XOR 運算），而非 AB。半加法器的和輸出需使用 互斥或閘（XOR Gate） 來實現，當兩輸入不同時輸出為 1。
Learning Tip
"本題核心考點為 半加法器與全加法器的邏輯閘組合。常見陷阱為混淆 XOR（總和） 與 AND（進位） 的對應關係，切記：S = A⊕B、C = A·B。實務上，全加法器 需額外處理低位進位 Cin，因此需兩個半加法器加一個 OR 閘，此為 ALU（算術邏輯單元） 設計的基礎架構。"
學員答題分佈
①C=A⊕B0%
②S=AB0%
③兩個半加法器及一個或閘(2 Input OR Gate)可組成一個全加法器0%
④一個互斥或閘(2 Input XOR Gate)及一個及閘(2 Input AND Gate)可組成一個半加法器0%
此答題分佈是根據學員在 LongePass 模擬考等實際作答紀錄計算而成。與考友分享這道歷屆試題與詳細解析！