TTL 數位IC 的輸入腳若空接，其輸入邏輯準位視為

錯誤選項解析

• ② 0:將空接視為邏輯 0 是 CMOS IC 的特性誤解。CMOS 輸入阻抗極高，空接時狀態未定，但 TTL 因內部電晶體結構特性，空接時預設為邏輯 1 而非 0。
• ③ 未定、易受雜訊干擾引起誤動作:雖然 TTL 空接時理論上視為邏輯 1，但實務上確實易受雜訊干擾而導致誤動作。此選項描述的是空接的風險現象，而非題目所問的「邏輯準位視為」之定義，故不正確。正確做法應將未使用的 TTL 輸入端接至高電位（Vcc）或與其他使用端並接。
• ④ 依其他輸入端狀態而定:TTL 輸入腳空接時的邏輯準位由其內部電晶體偏壓狀態決定，與其他輸入端的狀態無關。每個輸入端的多射極電晶體獨立作用，空接即固定視為邏輯 1。