Q21.
ABC 為三個開集極式數位電路之輸出端，當串接在一起後，並且接一個電阻器到+5V 電源，其輸出應為何？
儀表電子 · 甲級 · 數位系統 · Q21
難易度分析
3 / 5
此題屬於需掌握開集極輸出與上拉電阻結合所產生的線與特性的基礎知識，雖含有典型錯誤誘惑與圖片判斷，但整體構成屬於常見教科書範例，難度評定為三。
正確答案：④Y=ABC
④ Y=ABC:Y=ABC 為正確答案。開集極（Open-Collector）輸出串接並接上拉電阻至 +5V 時，形成 Wired-AND（線與） 架構：僅有當 A、B、C 三者皆為高電位時，輸出 Y 才為高電位；任一為低電位則 Y 被拉低，符合 AND 閘 的布林運算。
錯誤選項解析
- ① Y=A+B+C:Y=A+B+C 表示OR 邏輯運算，但開集極（Open-Collector）輸出端串接並搭配上拉電阻的架構實現的是Wired-AND，而非 Wired-OR，故此選項錯誤。若要實現 Wired-OR 需使用開汲極（Open-Drain）搭配特定邏輯家族。
- ②
:此選項為圖片檔 a11500_07-021_e2_1.png，應為錯誤的邏輯閘符號或電路圖。開集極串接的正確等效電路為多輸入 AND 閘，任何非 AND 閘的圖示皆為錯誤。 - ③
:此選項為圖片檔 a11500_07-021_e3_1.png，應為錯誤的邏輯閘符號或電路圖。開集極輸出串接後，任一輸出為低電位（0）時，整體輸出即被拉至低電位，此為 AND 邏輯特性，非其他邏輯閘。
Learning Tip
"開集極（Open-Collector）電路的 Wired-AND 配置是數位系統常考重點。關鍵在於理解：開集極輸出內部為 NPN 電晶體，導通時將輸出拉至接地（低電位），截止時依賴上拉電阻維持高電位。因此任一輸出導通（=0）即強制整體輸出為低，此即 AND 邏輯 的物理實現。易混淆點：Wired-OR 需使用 ECL 邏輯家族或開汲極搭配下拉電阻，切勿與開集極的 Wired-AND 混淆。實務上此架構常用於匯流排（Bus）通訊與中斷請求（IRQ）線的多工設計。"
學員答題分佈
①Y=A+B+C0%
②0%
0%③0%
0%④Y=ABC0%
此答題分佈是根據學員在 LongePass 模擬考等實際作答紀錄計算而成。與考友分享這道歷屆試題與詳細解析！
相似類型題目
如下圖電路所示，已知所有的反及閘均使用開路集極的IC 來設計，其中電源電壓Vcc 的變化範圍在4.5V 至5.5V 之間，又V OL 與V OH 分別為0.5V 與2.5V，I OL 與IOH 分別為8mA 與100μA，IIL 與II H 分別為–0.5mA與50μA，請問使用下列多少歐姆的電阻可以使電路的邏輯正常運作？
如下圖所示邏輯電路，若欲輸出Y 為「1」，則ABC 應如何輸入？
如下圖電路所示，欲使F=1，則A、B、C、D 四個輸入端的情形應為何？
如下圖電路所示，此邏輯電路之輸出f(A,B,C,D)為何？
如下圖電路所示，當A=B=C=D=1 時，輸出為0，當A=1、B=0、C=1、D=1 時，輸出為1，下圖中方框內應為何種邏輯閘？