Q47.
於CMOS 邏輯族中，一個多輸入NAND 未使用的輸入端應如何處置，以避免產生誤動作？
數位電子 · 甲級 · 數位系統設計 · Q47
難易度分析
3 / 5
此題屬於需掌握 CMOS 邏輯閘輸入處理規則的概念性題目，考核考生是否能區分多輸入 NAND 閘未使用輸入端的正確連接方式。題目設計包含一兩個誘導選項，避免只靠記憶答案即可選出，需對邏輯閘行為與輸入偏置有實際理解。
正確答案：④接至已使用的輸入端
④ 接至已使用的輸入端:將未使用的輸入端接至已使用的輸入端可確保該輸入端隨有效訊號同步切換，維持 NAND 閘的布林邏輯功能不變，同時避免懸浮輸入帶來的不穩定問題，此為實務上常見且有效的處理方式。
錯誤選項解析
- ① 接至Vss:將 NAND 閘未使用的輸入端接至 Vss（接地）會使該輸入端固定為邏輯低電位，導致 NAND 閘輸出恆為高電位，使整個邏輯閘失去正常運算功能。
- ② 接至Vdd/3:Vdd/3 並非 CMOS 邏輯的有效電位準位，此電壓落在邏輯閾值的不確定區域，會導致輸入端在高低電位間震盪，產生不穩定的輸出與額外的動態功耗。
- ③ 空接:CMOS 輸入端具有極高的輸入阻抗，若採空接（懸浮）方式，會因天線效應耦合外部雜訊，造成輸入電位漂移不定，引發邏輯誤動作及靜電放電（ESD）風險。
Learning Tip
"CMOS 未使用輸入端的處理為數位電子檢定常考題型。關鍵觀念：NAND 閘未使用端應接高電位（Vdd）或併接至已使用輸入端；反之，NOR 閘未使用端則應接低電位（Vss）或併接。絕對禁止空接，否則會因 CMOS 高輸入阻抗特性導致雜訊干擾與功耗異常。"
學員答題分佈
①接至Vss0%
②接至Vdd/30%
③空接0%
④接至已使用的輸入端0%
此答題分佈是根據學員在 LongePass 模擬考等實際作答紀錄計算而成。與考友分享這道歷屆試題與詳細解析！