Q103.
半加器用基本AND、OR、NOT 閘來組成，最少需要幾個閘？
儀表電子 · 乙級 · 數位系統 · Q103
難易度分析
3 / 5
此題要求將複合邏輯功能拆解為最基礎的邏輯閘組成，需對特定邏輯函數的最小化實現數量有精確記憶，且必須區分基本閘與複合閘的定義，具有一定的記憶與分析難度。
正確答案：②6
② 6:半加器最少需要 6 個基本閘：Sum 輸出需 2 個 NOT、2 個 AND、1 個 OR 組成 XOR 電路（共 5 閘），Cout 輸出需 1 個 AND 閘，合計 6 個閘。此為使用 AND、OR、NOT 實現 XOR 邏輯的最小閘數配置。
錯誤選項解析
- ① 5:半加器需要實現 Sum = A ⊕ B 與 Cout = A · B 兩個輸出函數。使用 5 個基本閘無法同時完成 互斥或 (XOR) 與 AND 的邏輯功能，數量不足。
- ③ 7:7 個閘雖可實現半加器功能，但不符合「最少閘數」的設計原則。多餘的閘會增加電路複雜度與延遲時間，非最佳化設計。
- ④ 8:8 個閘遠超過半加器所需的最小數量。在 數位邏輯設計 中，應以最少元件數達成目標函數，以降低成本與提升運算速度。
Learning Tip
"本題核心考點為 半加器 (Half Adder) 的邏輯閘實現。常考陷阱在於混淆 半加器 與 全加器 (Full Adder) 的閘數需求，或誤以為可直接使用 XOR 閘而不拆解為基本閘。實務上，XOR 函數 以 AND、OR、NOT 組合時需 5 個閘（2 NOT + 2 AND + 1 OR），此為數位設計基礎常考重點。"
學員答題分佈
①50%
②60%
③70%
④80%
此答題分佈是根據學員在 LongePass 模擬考等實際作答紀錄計算而成。與考友分享這道歷屆試題與詳細解析！