Q51.
下圖中，初始輸出狀態Q1Q2Q3=100，且電路中，時鐘CK 的頻率F=150KHz，則輸出頻率F O2 為
數位電子 · 乙級 · 數位邏輯設計 · Q51
難易度分析
3 / 5
本題需要考生具備判讀數位邏輯電路圖的能力，特別是透過電路連接方式辨識計數器的模數（Modulus）。若僅觀察正反器數量而忽略回授邏輯，容易產生錯誤的除頻係數。此外，需準確運用輸入頻率與計數週期之間的比例關係進行運算。
正確答案：①50KHz
① 50KHz:此為模數3計數器（Mod-3 Counter）的頻率除頻結果，輸入時脈150KHz經除頻係數3後，輸出頻率FO2 = 150KHz ÷ 3 = 50KHz。圖中三個正反器（Flip-Flop）構成模3計數電路，每個計數週期需3個時脈週期完成一次循環。
錯誤選項解析
- ② 75KHz:75KHz對應的是除頻係數為2的結果（150KHz ÷ 2 = 75KHz），此為單一T型或JK正反器構成的模2計數器輸出，與本題三正反器模3電路架構不符。
- ③ 150KHz:150KHz表示無頻率除頻，輸出等於輸入時脈頻率，此情況僅在電路為緩衝器或直接連線時成立，不適用於具有計數除頻功能的正反器級聯電路。
- ④ 300KHz:300KHz為頻率倍頻結果（150KHz × 2），計數器電路僅具備除頻功能而非倍頻，倍頻需透過鎖相迴路（PLL）或單穩態多諧振盪器等額外電路才能實現。
Learning Tip
"核心考點：計數器除頻原理。模數N計數器的輸出頻率 = 輸入時脈頻率 ÷ N。本題為模3計數器，故150KHz ÷ 3 = 50KHz。常見陷阱：勿將正反器個數（3個）直接套用2的N次方公式（2³=8），此電路經回授重置（Feedback Reset）設計為模3而非模8計數器。易混淆概念：非同步計數器（漣波計數器）與同步計數器的除頻計算方式相同，但傳播延遲（Propagation Delay）特性不同，實務上高頻應用需選用同步架構以避免暫態錯誤（Glitch）。"
學員答題分佈
①50KHz0%
②75KHz0%
③150KHz0%
④300KHz0%
此答題分佈是根據學員在 LongePass 模擬考等實際作答紀錄計算而成。與考友分享這道歷屆試題與詳細解析！