Q61.
若1 位元全加器的輸入與輸出變數分別為A(被加數)、B(加數)、Ci(進位輸入)、S(和)與C(進位輸出)，當選用4x1 多工器設計時(如下圖所示)設計C 時，可將A 與B 分別接到多工器的選擇線S1 與S0，而0、1 與Ci 當作X0~X 3 的輸入，則下列哪些正確？
儀表電子 · 甲級 · 數位系統 · Q61
難易度分析
4 / 5
題目設計要求學生辨識多工器輸入對應關係並精確判斷哪些選項符合全加器進位輸出；選項中存在易混淆的反向設定，且需同時確定兩個正確答案，故層級較高。
正確答案 (複選)：②, ③
- ② X 1=C i:當 A=0、B=1 時，進位輸出 C = 0·1 + 0·Ci + 1·Ci = Ci，故 X1 = Ci 正確，符合全加器進位邏輯。
- ③ X2=Ci:當 A=1、B=0 時，進位輸出 C = 1·0 + 1·Ci + 0·Ci = Ci，故 X2 = Ci 正確，與 X1 對稱。
錯誤選項解析
- ① X 0=1:當 A=0、B=0 時，全加器的進位輸出 C = 0·0 + 0·Ci + 0·Ci = 0，故 X0 應為 0 而非 1。
- ④ X3=0:當 A=1、B=1 時，無論 Ci 為何值，進位輸出 C = 1·1 + 1·Ci + 1·Ci = 1，故 X3 應為 1 而非 0。
Learning Tip
"此題考多工器實現布林函數的設計方法。關鍵在於列出全加器進位輸出真值表（C = AB + ACi + BCi），再將選擇線組合對應至各資料輸入端。常考陷阱：X0 與 X3 容易記反，需牢記當兩輸入皆為 0 時無進位產生（X0=0），兩輸入皆為 1 時必產生進位（X3=1）。實務上此設計可減少邏輯閘數量，提升電路整合度。"
學員答題分佈
①X 0=10%
②X 1=C i0%
③X2=Ci0%
④X3=00%
此答題分佈是根據學員在 LongePass 模擬考等實際作答紀錄計算而成。與考友分享這道歷屆試題與詳細解析！
相似類型題目
若1 位元全加器的輸入與輸出變數分別為A(被加數)、B(加數)、Ci(進位輸入)、S(和)與C(進位輸出)，當選用4x1 多工器設計時(如下圖所示)設計S 時，可將A 與B 分別接到多工器的選擇線S1 與S0，而0、1 與Ci 當作X0~X 3 的輸入，則下列哪些正確？
如下圖電路所示為一全加器的輸入，則進位輸出Co 布林代數為何？
設有四個輸入變數的布林函數式f(A,B,C,D)，若要使用多工器來實現此函數時，則選用下列何者？
如下圖電路所示，若(S1 ,S 0 )之變化依序為(0,0)→(1,1)→(0,1)→(1,0)，則Y 之輸出依序為何？
下列哪些規格與數量的多工器可達成16x1 多工器的功能？(多工器的輸入與選擇線不可有任何邏輯閘)